Систем за аквизицију података за детекцију пролазног сигнала оптичког зрачења
У складу са карактеристикама јаке позадине и слабе мете у детекцији транзијентног оптичког зрачења, овај рад дизајнира шему аквизиције података са ФПГА као језгром управљања и обраде. Шема усваја позадинске и сигналне дупле филтерске канале, двостепено програмски контролисано појачање, што ефективно гарантује квалитет аквизиције сигнала; у исто време, усваја складиштење конверзије фреквенције за циљне сигнале, што у великој мери смањује захтеве за складиштење и пренос података и обезбеђује конзистентнији процес аквизиције. тачност мерења.
1 Састав система и принцип рада
Систем за прикупљање података може се грубо поделити на три дела: модул за претходну обраду, модул за складиштење узорака и ФПГА контролни модул. Модул за претходну обраду укључује уређаје за фотоелектричну конверзију, активне филтерске групе и програмски контролисана кола појачала. Блок шема целог система је приказана на слици 1. Коло фотоелектричне конверзије претвара оптички сигнал који улази у систем у струјни сигнал преко детектора, а затим га конвертује у напонски сигнал преко трансимпедансног операционог појачавача. Систем дизајнира два канала за филтрирање: позадина усваја нископропусно филтрирање, а сигнал усваја високопропусно филтрирање. У почетном стању, аналогни прекидач подразумевано бира позадински канал, а програмабилно појачало је подешено на позадински режим. Након што А/Д узоркује позадински сигнал, он се шаље на ФПГА за поређење прага. Када се детектује ситуација већа од прага, ФПГА пребацује канал аналогног прекидача, бира се канал високопропусног филтера, а као режим сигнала бира се режим рада програмски контролисаног појачала. Према карактеристикама сигнала који је стрм на почетку и спор на крају, ФПГА остварује прикупљање и складиштење података густо, а затим ретко кроз координисану контролу А/Д и ФИФО.
2. Хардверско пројектовање система за прикупљање података
2.1 Коло за претходну обраду у предњој фази
У колу фотоелектричне детекције, фотодетектор је директно повезан са квалитетом перформанси система. Да би се смањио утицај индуковане струје изазване електромагнетним зрачењем околине, уређај је погодан за керамичко паковање. Поред тога, фотоосетљива област детектора не би требало да буде превелика, иначе ће се повећати параметри као што су тамна струја, капацитивност споја и време пораста, што ће утицати на ефекат детекције. У дизајну је коришћена С2387 силиконска фотодиода Јапанске компаније Хамаматсу. Детектор има карактеристике високе осетљивости, брзог временског одзива и великог динамичког опсега. Дизајн кола усваја режим нулте пристрасности, нема тамне струје, шум диоде је углавном термални шум који генерише шант отпорник, и има најбољу прецизност и линеарност. Високо и нископропусни филтер усваја активни филтер, који има велику брзину одзива, добар ефекат филтрирања хармоника и може динамички компензовати реактивну снагу. Програмски контролисани појачавач се састоји од интегрисаног операционог појачала и аналогног прекидача. Аналогни прекидач контролише ФПГА, а различити отпорници су повезани на улазни терминал операционог појачала ради подешавања појачања.
2.2 Коло за складиштење узорака
Пошто је динамички опсег циљног сигнала веома велики (око 80 дБ), неопходно је одабрати АДЦ са широким динамичким опсегом да би се реализовао аквизиција сигнала. Усвајање 14б АДЦ-а за узорковање сигнала са динамичким опсегом чија амплитуда варира до 4 реда величине може задовољити захтеве високе осетљивости детекције коју захтева систем. Међутим, пошто сви уређаји за А/Д конверзију имају грешке у прецизности, коришћење компоненти за А/Д конверзију високе прецизности као компоненти за А/Д конверзију ниске прецизности може смањити грешке у прецизности. Овај дизајн користи 16 бАД976А компаније АДИ. АД976А ниска потрошња енергије 16 б узастопна апроксимација А/Д конвертор, брзина конверзије је 200 КСПС, може изабрати унутрашње или екстерно референтно напајање од 2,5 В. АД976 дозвољава да 16 б истовремено излази паралелно, и може да излази у облику два 8 б. Да би се уштедели пинови у дизајну, усвојени су двоструки 8 б излази.
Да би се обезбедио тачан пренос података између различитих домена такта, кеш података користи асинхрони ФИФО. Асинхрони ФИФО има карактеристике велике брзине и добре поузданости и може избећи погрешно узорковање података због фазних разлика између различитих тактова. ИДТ7204 усвојен у дизајну је 4 096 × 9 б ЦМОС меморијски кеш чип са два порта у серији ИДТ72КСКС. Интерни показивачи читања и писања се читају и пишу на основу првог уласка-први излаза, а такт писања В и сат читања Р су обезбеђени екстерно; пуна заставица () и празна заставица () контролишу преливање података и празно читање и уписују када је меморија симулације пуна. Може лако да прошири било коју дубину речи и дужину речи.
